電晶體新突破 22奈米製程將量產

隨著半導體生產技術日益精密，電子產品的體積越縮越小，未來將達到現在技術無法達到的地步。全球晶片製造設備主要供應商應用材料公司（Applied Materials），最近聲稱開發了一套生產系統，能在真空中生產邏輯電路中的電晶體的最上層結構，對最尖端的微處理器與繪圖晶片而言，可達到電晶體速度最大化以及耗電量最小化的效能。這項22奈米的製程突破，將於今年下半年正式導入量產。

據麻省理工學院的《科技創業》網站（technologyreview.com）報導，電晶體是由多層的結構所形成，底層是活性矽材料，上方覆蓋著介面連接層，然後最上面的一層才是稱為介電質（dielectric）的薄膜，它使得電晶體具備如「閘門」般切換電路開通和關閉的功能。

為了使電子產品運算的速度更快，且更節能，晶片製造商的微縮技術日益提升，同時，電晶體的體積也達到前所未見的微小尺寸。因此，原子大小的製造精確度便成為備受關注的首要技術。
第一片含有22奈米電晶體大小的晶片將於今年正式投入生產的行列。由於生產的電晶體尺寸必須控制在奈米的大小，即使是相當細微的尺寸誤差，便可能導致高價位的晶片成為不良品，僅能應用至精確度需求較低的電子商品。

應用材料公司銷售的半導體設備，可在矽晶圓的上端堆放電晶體中的各層結構，這些結構被稱為「閘極堆疊」（gate stack）。現在最新的晶片技術，是從32奈米推進至下一代22奈米製程，所以，閘極堆疊需要更高的生產技術。介面連接層和介電質薄膜將更為細薄，即使因材料碰觸所導致的極小瑕疵，與之前較厚層所構成的體型較大的電晶體相比，更具有瑕疵被放大的效果。

該項製程是採用原子層沉積技術（Atomic-Layer Deposition，ALD），每次能堆疊由原子構成的一層介電質薄膜。據了解，這種製程成本較高，但已成為半導體不可或缺的一部分。由於電晶體是電路開關的閘門功能正確運作的關鍵，在製程中，必須確保將需要的原子，準確堆疊在想要的位置上。

導致ALD製程變異的其中一項因素，是晶片和空氣接觸。該公司的新設備，將堆疊電路開關閘門的整個製程，於真空的環境進行，一次也僅能生產一片晶圓。此外，完全真空的生產環境，也能增進電子穿越電晶體的速度，提高5%到10%，可以節省動力，或者加快製程的速度。
一般而言，生產一顆電晶體，其能源的消耗量具有顯著的差異，而在真空環境下所生產的電晶體，能將顯著差異的範圍，縮減20%到40%。